Bài giảng Kỹ thuật số (Phần 6)
III. BẢN ĐỒ KARNAUGH
Bản đồ Karnaugh là một cách trình bày bảng sự thật ở dạng bản đồ để diễn tả sự liên hệ logic giữa ngõ ra và các biến ngõ vào. Số ô chiếm bởi một số hạng trong bản đồ Karnaugh sẽ bằng 2n-p với n là số biến số của hàm số, p là số biến số của mỗi số hạng
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kỹ thuật số (Phần 6)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
Tóm tắt nội dung tài liệu: Bài giảng Kỹ thuật số (Phần 6)
CỔNG LOGIC VÀ ĐẠI SỐ BOOLEAN I. TRẠNG THÁI LOGIC O VÀ LOGIC 1 LOGIC 0 LOGIC 1 Sai Đúng Tắt Mở Thấp Cao Không Đồng ý Giả Thật 0V 0,8V 2,0V 3,4V 5V Logic 1 ( mức cao ) Logic 0 ( mức thấp ) Mức logic : Số nhị phân có số mã là 0,1 và cơ số là 2 Số thập phân Số thập lục Số nhị phân 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5 6 7 8 9 A B C D E F 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Ví dụ : 112 D = 0111 0000 B = 70 H 7 0 D: decimal B: binary H: hexadecimal + - + - R C C E B V CC RB I C I B V I = 0 V O V CC V O 0 R C C E B V CC RB I C I B V I = V CC II. CÁC CỔNG (HÀM) LOGIC 1. CỔNG AND A A B B C Y Y Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 0 0 0 1 Bảng trạng thái ( bảng sự thật ): tìm trạng thái ngõ ra theo điều kiện ngõ vào A = 0 -> Y = 0 bất chấp B A = 1 -> Y = B Y = A.B ( đọc : Y bằng A VÀ B) LED 1 0 + - Y = 1: sáng Y = 0 : tắt LED 0 A 1 B VCC 5V DIODE R VCC = 5V 0 = 0V 1 = 5V A B Y = A.B I 0 1 1 1 0 0 1 A B Y t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 1 2 3 74LS08 A B Y 2. CỔNG OR A B Y Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 0 1 1 1 Bảng trạng thái : Y = A + B ( đọc : Y bằng A HOẶC B) A = 0 -> Y = B A = 1 -> Y = 1 bất chấp B DIODE R 0 = 0V 1 = 5V I Y =A + B A B Y = 1: sáng Y = 0: tắt LED 1 0 A 1 0 B + - VCC 5V 0 1 1 1 0 0 1 A B Y t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 9 10 8 7432 A B Y 3. CỔNG NOT A Y = Bảng trạng thái : Biến số Hàm số A B 0 1 1 0 ( đọc : Y bằng A KHÔNG B) Chỉ có một ngõ vào và một ngõ ra Y = 1 : sáng Y = 0: tắt LED A VCC = 5V C E B RC RB VCC 5V + - 0 1 Y = A 0 = 0V 1= 5V OR AND NOT 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1 0 . 0 = 0 0 . 1 = 0 1 . 0 = 0 1 . 1 = 1 Tóm tắt A A A A B B B Y Y Y Y C C C 4. CỔNG NAND Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 1 1 1 0 Bảng trạng thái : A B Y A B Y A = 0 -> Y = 1 bất chấp B A = 1 -> Y = 0 1 1 1 0 0 1 A B Y t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 A B Y 4 5 6 74LS00 5. CỔNG NOR A B Y Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 1 0 0 0 Bảng trạng thái : A B Y A = 1 -> Y = 0 A = 0 -> Y = 6. CỔNG EX-OR (EXCLUSIVE-OR) Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 0 1 1 0 Bảng trạng thái : Y B A Cùng trạng thái ngõ ra = 0 Khác trạng thái ngõ ra = 1 III. ĐẠI SỐ BOOLE OR AND NOT 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1 0 . 0 = 0 0 . 1 = 0 1 . 0 = 0 1 . 1 = 1 Các phép tính khi áp dụng cho logic 0 và 1 là : Các định lý : X . 0 = 0 X . 1 = X X . X = X X . = 0 (5) X + 0 = X (6) X + 1 = 1 (7) X + X = X (8) X + = 1 (9) X + Y = Y + X ( giao hoán ) (10) X . Y = Y . X ( giao hoán ) (11) X + (Y + Z) = (X + Y) + Z = X + Y + Z ( phối hợp ) (12) X(YZ) = (XY)Z = XYZ ( phối hợp ) (13a) X(Y + Z) = XY + XZ ( phân bố ) (13b) (W + X)(Y + Z) = WY + XY + WZ + XZ ( phân bố ) X + XY = X X + = X + Y * Định luật De Morgan: VD: 1/ Tối giải biểu thức sau : 2/ Dùng cổng NAND và cổng NOT để vẽ mạch điện có biểu thức 3/ Dùng cổng AND, cổng OR và cổng NOT để vẽ mạch điện có biểu thức 4/ Dùng định luật De Morgan tối giản biểu thức : III. BẢN ĐỒ KARNAUGH Bản đồ Karnaugh là một cách trình bày bảng sự thật ở dạng bản đồ để diễn tả sự liên hệ logic giữa ngõ ra và các biến ngõ vào . Số ô chiếm bởi một số hạng trong bản đồ Karnaugh sẽ bằng 2 n-p với n là số biến số của hàm số , p là số biến số của mỗi số hạng * 1 biến số : A A * 2 biến số : A B A B AB Biến số Hàm số A B Y 0 0 1 1 0 1 0 1 AB - Ô kề là ô đi từ ô này đến ô kia chỉ có một biến số thay đổi. - K hi đơn giản biểu thức ta phải khoanh vòng tròn , mà trong vòng đó các ô phải kề nhau và phải là vòng lớn nhất. * 3 biến số : A AB B C B ABC AB A A C C B C 0000 0100 1100 1000 0001 0101 1101 1001 0011 0111 1111 1010 0010 0110 1110 1011 AB CD * 4 biến số : * Ví dụ 1: * Ví dụ 2: A AB B C 0 0 0 1 1 0 0 1 A AB B C 1 1 0 0 1 1 0 1 * Ví dụ 3: 1 1 1 1 1 1 B AB A C D CD IV. T hời gian trễ ngang qua cổng logic t d : thời gian trì hoãn t r : thời tăng (rise time) t on : thời gian mở (turn on time) t p : thời gian có xung ra (pulse time) t s : thời gian trữ(storage time) t f : thời gian giảm (fall time) t off : thời gian tắt (turn off time) 90% 90% 10% t d 10% 0V 5V t r t on t s t f t off t p Thời gian trễ từ 3 – 5 ns ( nanô giây ) Người ta giảm thời gian t on và t off bằng cách gắn thêm 1 tụ CB thích hợp ngang qua R B để nạp và xã điện nhanh . V. Phân loại TTL - Thường hay chuẩn (standard): 74 - Công suất thấp (low power): 74L - Công suất cao (high power): 74H - Schottky công suất thấp : 74LS - Schottky tiên tiến (advanced schottky ): 74AS - Schottky nhanh (fast schottky ): 74F - Schottky công suất thấp tiên tiến : 74ALS Mỗi loại có 3 dạng mạch : - TTL cực thu nối cao thế - TTL cực thu để hở : + Nối các ngõ ra lại với nhau + Tạo tính NOR - TTL 3 trạng thái Họ 74 .. . hoạt động từ O 0 c - 75 0 c Họ 54 .. . hoạt động từ - 75 0 c - 125 0 c
File đính kèm:
- bai_giang_ky_thuat_so_phan_6.ppt