Bài giảng Kĩ thuật số - Chương 6: Giới thiệu về IC

Chương 6: Giới thiệu về IC
6.1 Khái niệm
6.2 Đặc điểm
6.3 Phân loại
1. Khái niệm:
 IC (Intergated-Circuit) là một mạch điện tử mà các 
thành phần tác động và thụ động đều được chế tạo 
trong hoặc trên một đế (subtrate) hay thân hoặc 
không thể tách rời nhau được. Đế này, có thể là 
một phiến bán dẫn (hầu hết là Si) hoặc một phiến 
cách điện. 
Ý tưởng này lần đầu tiên được đưa ra bởi Dummer 
năm 1952. 
Các mạch tích hợp đầu tiên được phát minh bởi 
Kilby năm 1958
1. Khái niệm:
Những hệ thống điện tử công phu và phức tạp gồm rất 
nhiều thành phần, bộ phận.
Do đó nảy ra nhiều vấn đề cần giải quyết:
1. Khoảng không gian mà số lượng lớn các thành 
phần chiếm đoạt (thể tích). Một máy tính điện tử cần 
dùng đến hàng triệu, hàng vài chục triệu bộ phận rời. 
Nếu không thực hiện bằng mạch IC, thì không những 
thể tích của nó sẽ lớn một cách bất tiện mà điện năng 
cung cấp cho nó cũng sẽ vô cùng phức tạp. Mà nếu có 
thỏa mãn chăng nữa, thì máy cũng không thực dụng.
1. Khái niệm:
2. Độ khả tín (reliability) của hệ thống điện tử: là độ 
đáng tin cậy trong hoạt động đúng theo tiêu chuẩn 
thiết kế. Độ khả tín của một hệ thống tất nhiên phụ 
thuộc vào độ khả tín của các thành phần cấu thành và 
các bộ phận nối tiếp giữa chúng. Hệ thống cáng phức 
tạp, số bộ phận càng tăng và chỗ nối tiếp càng nhiều. 
Vì vậy, nếu dùng bộ phận rời cho các hệ thống phức 
tạp, độ khả tín của nó sẽ giảm thấp. Một hệ thống như 
vậy sẽ trục trặc rất nhanh.
1. Khái niệm:
3. Tuổi thọ trung bình t của một hệ thống điện tử gồm 
n thành phần sẽ là:
Nếu t1=t2=...=tn thì 
Vậy nếu một transistor có tuổi thọ là 108h, thì 
một máy tính gồm 500000 ngàn transistor sẽ chỉ có 
tuổi thọ là 108/5.105=200 giờ
Các thành phần trong IC được chế tạo đồng thời và 
cũng cùng phương pháp, nên tuổi thọ IC xấp xỉ một 
tuổi thọ một transistor planar
2.Giới thiệu:
Năm 1947 1950 1961 1966 1971 1980 1985 1990
Công nghệ
Phát
minh
Transi
-stor
Linh 
kiện 
rời
SSI MSI LSI VLSI ULSI GSI
Số
Transistor 
trên 1 chip 
trong các 
sản phẩm 
thương mại
1 1 10 100
1000
1000
20000
20000
500000
>500000 >1000000
Các sản phẩm
tiêu biểu
BJT
Diode
Linh
kiện 
planar,
Cổng 
logic,
Flip Flop
Mạch
đếm, đa
hợp, 
mạch
cộng
Vi xử
lý 8 bit,
ROM, 
RAM
Vi xử
lý 16 và
32 bit
Vi xử lý
chuyên 
dụng, xử
lý ảnh, 
thờI gian
thực
SSI: Small scale integration: Tích hợp qui mô nhỏ
MSI: Medium scale intergration: Tích hợp qui mô trung bình
LSI: Large scale integration: Tích hợp theo qui mô lớn
GSI: Ultra large scale integration: Tích hợp qui mô khổng lồ
2.Giới thiệu:
Tóm lại, công nghệ IC đưa đến những điểm lợi so với kỹ thuật linh kiện 
rời như sau:
- Giá thành sản phẩm hạ
- Kích cỡ nhỏ
- Độ khả tín cao (tất cả các thành phần được chế tạo cùng lúc và 
không có những điểm hàn, nối).
- Tăng chất lượng (do giá thành hạ, các mặt phức tạp hơn có thể 
được chọn để hệ thống đạt đến những tính năng tốt nhất).
- Các linh kiện được phối hợp tốt (matched). Vì tất cả các 
transistor được chế tạo đồng thời và cùng một qui trình nên các 
thông số tương ứng của chúng về cơ bản có cùng độ lớn đối với 
sự biến thiên của nhiệt độ.
- Tuổi thọ cao.
Các đại lượng điện đặc trưng :
 VCC: Điện thế nguồn (power supply): khoảng điện thế cho
phép cấp cho IC để hoạt động tốt. Thí dụ với IC số họ TTL,
VCC=5±0,5 V , họ CMOS VDD=3-15V (Người ta thường dùng ký
hiệu VDD và VSS để chỉ nguồn và mass của IC họ MOS)
 VIH(min): Điện thế ngã vào mức cao (High level input
voltage): Đây là điện thế ngã vào nhỏ nhất còn được xem là
mức 1
 VIL(max): Điện thế ngã vào mức thấp (Low level input
voltage): Điện thế ngã vào lớn nhất còn được xem là mức 0.
 VOH(min): Điện thế ngã ra mức cao (High level output
voltage): Điện thế nhỏ nhất của ngã ra khi ở mức cao.
 VOL(max): Điện thế ngã ra mức thấp (Low level output
voltage): Điện thế lớn nhất của ngã ra khi ở mức thấp.
Các đại lượng điện đặc trưng :
IIH: Dòng điện ngã vào mức cao (High level input current): 
Dòng điện lớn nhất vào ngã vào IC khi ngã vào này ở mức cao. 
IIL: Dòng điện ngã vào mức thấp (Low level input current) : 
Dòng điện ra khỏi ngã vào IC khi ngã vào này ở mức thấp 
IOH: Dòng điện ngã ra mức cao (High level output current): 
Dòng điện lớn nhất ngã ra có thể cấp cho tải khi nó ở mức cao. 
IOL: Dòng điện ngã ra mức thấp (Low level output current): 
Dòng điện lớn nhất ngã ra có thể nhận khi ở mức thấp. 
ICCH,ICCL: Dòng điện chạy qua IC khi ngã ra lần lượt ở mức cao 
và thấp. 
Ngoài ra còn một số thông số khác được nêu ra dưới đây
Công suất tiêu tán (Power requirement)
Mỗi IC khi hoạt động sẽ tiêu thụ một công suất từ nguồn cung cấp VCC
(hay VDD). Công suất tiêu tán này xác định bởi điện thế nguồn và dòng 
điện qua IC. Do khi hoạt động dòng qua IC thường xuyên thay đổi giữa 
hai trạng thái cao và thấp nên công suất tiêu tán sẽ được tính từ dòng 
trung bình qua IC và công suất tính được là công suất tiêu tán trung 
bình 
Trong đó
Đối với các cổng logic họ TTL, công suất tiêu tán ở hàng mW và với họ 
MOS thì chỉ ở hàng nW.
Fan-Out:
Một cách tổng quát, ngã ra của một mạch logic đòi hỏi phải cấp dòng 
cho một số ngã vào các mạch logic khác. Fan Out là số ngã vào lớn nhất 
có thể nối với ngã ra của một IC cùng loại mà vẫn bảo đảm mạch hoạt 
động bình thường. Nói cách khác Fan Out chỉ khả năng chịu tải của một 
cổng logic 
Ta có hai loại Fan-Out ứng với 2 trạng thái logic của ngã ra:
Thường hai giá trị Fan-Out này khác nhau, khi sử dụng, để an toàn, ta 
nên dùng trị nhỏ nhất trong hai trị này. 
Fan-Out được tính theo đơn vị Unit Load UL (tải đơn vị). 
Thời gian trễ truyền (Propagation delays) 
Tín hiệu logic khi truyền qua một cổng luôn luôn có một thời gian trễ. 
Có hai loại thời trễ truyền: Thời trễ truyền từ thấp lên cao tPLH và thời 
trễ truyền từ cao xuống thấp tPHL. Hai giá trị này thường khác nhau. Sự 
thay đổi trạng thái được xác định ở tín hiệu ra. Thí dụ tín hiệu qua một 
cổng đảo, thời trễ truyền được xác định như ở (H 3.14) 
Tùy theo họ IC, thời trễ truyền thay đổi tử vài ns đến vài trăm ns. Thời 
trễ truyền càng lớn thì tốc độ làm việc của IC càng nhỏ.
Tích số công suất-vận tốc (speed- power product) 
Để đánh giá chất lượng IC, người ta dùng đại lượng tích số công suất-
vận tốc đó là tích số công suất tiêu tán và thời trễ truyền. Thí dụ họ IC 
có thời trễ truyền là 10 ns và công suất tiêu tán trung bình là 50 mW thì 
tích số công suất-vận tốc là: 
10 ns x 5 mW =10.10-9x5.10-3 = 50x10-12 watt-sec = 50 picojoules (pj) 
Trong quá trình phát triển của công nghệ chế tạo IC người ta luôn muốn 
đạt được các IC có công suất tiêu tán và thời trễ truyền càng nhỏ càng 
tốt. Như vậy một IC có chất lượng càng tốt khi tích số công suất-vận tốc 
càng nhỏ. Tuy nhiên trên thực tế hai giá trị này thay đổi theo chiều 
ngược với nhau, nên ta khó mà đạt được các giá trị theo ý muốn, dù sao 
trong quá trình phát triển của công nghệ chế tạo linh kiện điện tử trị số 
này luôn được cải thiện . 
Tính miễn nhiễu (noise immunity)
Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi 
trạng thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động 
của mạch. 
Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu 
thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do 
sự chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) 
của mức cao và thấp giữa ngã ra và ngã vào của các cổng
Tính miễn nhiễu (noise immunity)
Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >VIH(min) và là 
mức 0 khi <V IL(max). Điện thế trong khoảng giữa không ứng với một 
mức logic nào nên gọi là vùng bất định. Do có sự khác biệt giữa 
VOH(min) với VIH(min) và VOL(max) với VIL(max) nên ta có 2 giá trị lề 
nhiễu: 
Lề nhiễu mức cao: VNH = VOH(min) - VIH(min) 
Lề nhiễu mức thấp: VNL = VIL(max) - VOL(max) 
Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có 
giá trị âm và biên độ >VNH đều làm cho điện thế ngã vào rơi vào vùng 
bất định và mạch không nhận ra được tín hiệu thuộc mức logic nào. 
Tương tự cho trường hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương 
biên độ >VNL sẽ đưa mạch vào trạng thái bất định. 
Logic cấp dòng và logic nhận dòng
Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín 
hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi 
dòng điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic 
nhận dòng. 
(H a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở mức 
cao, nó cấp dòng IIH cho ngã vào của mạch logic 2, vai trò như một tải 
nối mass. Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2 
(H b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở 
mức thấp, nó nhận dòng IIL từ ngã vào của mạch logic 2 xem như nối với 
nguồn VCC. 
(a) (b) 
Logic cấp dòng và logic nhận dòng
Thường dòng nhận của tầng thúc khi ở mức thấp có trị khá lớn so với 
dòng cấp của nó khi ở mức cao, nên người ta hay dùng trạng thái này 
khi cần gánh những tải tương đối nhỏ, ví dụ khi chỉ cần thúc cho một 
led, người ta có thể dùng mạch (a) mà không thể dùng mạch (b)
◦ (a) (b)
Tính Schmitt Trigger
Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm 
giữa các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor 
làm việc trong vùng tác động. Khoảng cách này xác định lề nhiễu và có 
tác dụng làm giảm độ rộng sườn xung (tức làm cho đường dốc lên và 
dốc xuống của tín hiệu ra dốc hơn) khi qua mạch. Lề nhiễu càng lớn khi 
vùng chuyển tiếp của ngã vào càng nhỏ, tín hiệu ra thay đổi trạng thái 
trong một khoảng thời gian càng nhỏ nên sườn xung càng dốc. Tuy 
nhiên vẫn còn một khoảng sườn xung nằm trong vùng chuyển tiếp nên 
tín hiệu ra không vuông hoàn toàn. (H 3.18a) và (H 3.18b) minh họa 
điều đó 
Tính Schmitt Trigger
Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, 
người ta chế tạo các cổng có tính trễ điện thế (H 3.19a), được gọi là cổng 
Schmitt Trigger (H 3.19b) mô tả mối quan hệ giữa Vout và Vin của một cổng 
đảo Schmitt Trigger. 
ký hiệu các cổng Schmitt Trigger
HỌ TTL 
Trong quá trình phát triển của công nghệ chế tạo mạch số ta có các họ: 
RTL (Resistortransistor logic), DCTL (Direct couple-transistor logic), RCTL 
(Resistor-Capacitor-transistor logic), DTL (Diod-transistor logic), ECL 
(Emitter- couple logic) v.v.... Đến bây giờ tồn tại hai họ có nhiều tính 
năng kỹ thuật cao như thời trễ truyền nhỏ, tiêu hao công suất ít, đó là 
họ TTL (transistor-transistor logic) dùng công nghệ chế tạo BJT và họ 
MOS (Công nghệ chế tạo 
MOS) 
Dưới đây, lần lượt khảo sát các cổng logic của hai họ TTL và MOS 
Cổng cơ bản họ TTL 
Lấy cổng NAND 3 ngã vào làm thí dụ để thấy cấu tạo và vận hành của một 
cổng cơ bản
Khi một trong các ngã vào A, B, C xuống mức không T1 dẫn đưa đến T2
ngưng, T3 ngưng, ngã ra Y lên cao; khi cả 3 ngã vào lên cao, T1 ngưng, T2
dẫn, T3 dẫn, ngã ra Y xuống thấp. Đó chính là kết quả của cổng NAND. 
Tụ CL trong mạch chính là tụ ký sinh tạo bởi sự kết hợp giữa 
ngã ra của mạch (tầng thúc) với ngã vào của tầng tải, khi 
mạch hoạt động tụ sẽ nạp điện qua R4 (lúc T3 ngưng) và 
phóng qua T3 khi transistor này dẫn do đó thời trễ truyền 
của mạch quyết định bởi R4 và CL, khi R4 nhỏ mạch hoạt 
động nhanh nhưng công suất tiêu thụ lúc đó lớn, muốn 
giảm công suất phải tăng R4 nhưng như vậy thời trễ truyền 
sẽ lớn hơn (mạch giao hoán chậm hơn). Để giải quyết 
khuyết điểm này đồng thời thỏa mãn một số yêu cầu khác , 
người ta đã chế tạo các cổng logic với các kiểu ngã ra khác 
nhau. 
Các kiểu ngõ ra
@ Ngã ra totempole
R4 trong mạch cơ bản được thay thế bởi
cụm T4, RC và Diod D, trong đó RC có trị rất nhỏ,
không đáng kể. T2 bây giờ giữ vai trò mạch đảo
pha: khi T2 dẫn thì T3 dẫn và T4 ngưng, Y xuống
thấp, khi T2 ngưng thì T3 ngưng và T4 dẫn, ngã ra
Y lên cao. Tụ CL nạp điện qua T4 khi T4 dẫn và
phóng qua T3 (dẫn), thời hằng mạch rất nhỏ và
kết quả là thời trễ truyền nhỏ.
Ngoài ra do T3 & T4 luân phiên ngưng tương ứng với 2 trạng thái của ngã ra nên
công suất tiêu thụ giảm đáng kể. Diod D có tác dụng nâng điện thế cực B của T4 lên để
bảo đảm khi T3 dẫn thì T4 ngưng.
Mạch này có khuyết điểm là không thể nối chung nhiều ngã ra của các cổng khác
nhau vì có thể gây hư hỏng khi các trạng thái logic của các cổng này khác nhau.
Các kiểu ngõ ra
@ Ngã ra cực thu để hở 
Ngã ra cực thu để hở có một số lợi điểm sau: 
 Cho phép kết nối các ngã ra của nhiều cổng
khác nhau, nhưng khi sử dụng phải mắc
một điện trở từ ngã ra lên nguồn Vcc, gọi là
điện trở kéo lên, trị số của điện trở này có
thể được chọn lớn hay nhỏ tùy theo yêu
cầu có lợi về mặt công suất hay tốc độ làm
việc.
Điểm nối chung của các ngã ra có tác dụng 
như một cổng AND nên ta gọi là điểm AND 
Các kiểu ngõ ra
Người ta cũng chế tạo các IC ngã ra có cực thu để hở cho phép điện trở 
kéo lên mắc vào nguồn điện thế cao, dùng cho các tải đặc biệt hoặc 
dùng tạo sự giao tiếp giữa họ TTL với CMOS dùng nguồn cao. 
Thí dụ IC 7406 là loại cổng đảo có ngã ra cực thu để hở có thể mắc lên 
nguồn 24 V 
Các kiểu ngõ ra
@ Ngã ra ba trạng thái 
Mạch là một cổng đảo có ngã ra 3 trạng thái, trong đó T4 & T5 được mắc Darlington để
cấp dòng ra lớn cho tải. Diod D nối vào ngã vào C để điều khiển. Hoạt động của mạch
giải thích như sau:
 Khi C=1, Diod D ngưng dẫn, mạch hoạt động như một cổng đảo
 Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp ở mức thấp nên T3, T4 & T5 đều ngưng,
ngã ra mạch ở trạng thái tổng trở cao.
Ký hiệu của cổng đảo ngã ra 3 trạng thái, có ngã điều khiển C tác động mức cao và bảng
sự thật cho ở
Đặc tính các loạt TTL 
Các IC số họ TTL được sản xuất lần đầu tiên vào năm 1964 bởi 
hãng Texas Instrument Corporation của Mỹ, lấy số hiệu là 74XXXX & 
54XXXX. Sự khác biệt giữa 2 họ 74XXXX và 54 XXXX chỉ ở hai điểm: 
74: VCC=5 ± 0,5 V và khoảng nhiệt độ hoạt động từ 0
o C đến 70o C 
54: VCC=5 ± 0,25 V và khoảng nhiệt độ hoạt động từ -55
o C đến 125o C 
Các tính chất khác hoàn toàn giống nhau nếu chúng có cùng số. 
Trước số 74 thường có thêm ký hiệu để chỉ hãng sản xuất. Thí dụ SN 
của hãng Texas, DM của National Semiconductor, S của Signetics 
Ngoài ra trong quá trình phát triển, các thông số kỹ thuật (nhất là tích 
số công suất vận tốc) luôn được cải tiến và ta có các loạt khác nhau: 74 
chuẩn, 74L (Low power), 74 H (High speed), 74S (Schottky), 74LS (Low 
power Schottky), 74AS (Advance Schottky), 74ALS (Advance Low 
power Schottky), 74F (Fast, Fair Child). 
Đặc tính các loạt TTL 
Thông số kỹ thuật 74 74L 74H 74S 74L
S 
74AS 74ALS 74F 
Thời trễ truyền (ns) 
Công suất tiêu tán (mW) 
Tích số công suất vận tốc (pJ) 
Tần số xung CK max (MHz) 
Fan Out (cùng loạt) 
Điện thế 
VOH(min) 
VOL (max) 
VIH (min) 
VIL (max) 
9 
10 
90 
35 
10 
2,4 
0,4 
2,0 
0,8 
33 1 
33 3 
20 
2,4 
0,4 
2,0 
0,7 
6 
23 
138 
50 
10 
2,4 
0,4 
2,0 
0,8 
3 
20 
60 
125 
20 
2,7 
0,5 
2,0 
0,8 
9,5 
2 
19 
45 
20 
2,7 
0,5 
2,0 
0,8 
1,7 
8 
13,6 
200 
40 
2,5 
0,5 
2,0 
0,8 
4 
1,2 
4,8 
70 
20 
2,5 
0,4 
2,0 
0,8 
3 
6 
18 
100 
33 
2,5 
0,5 
2,0 
0,8 
 Loạt 74S: Các transistor trong mạch được mắc thêm một Diod Schottky giữa hai cực CB với mục
đích giảm thời gian chuyển trạng thái của transistor do đó làm giảm thời trễ truyền.
 Loạt 74AS và 74ALS là cải tiến của 74S để làm giảm hơn nữa giá trị tích số Công suất - Vận tốc.
 Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh do đó cải thiện thời trễ truyền của
cổng.
HỌ MOS
Gồm các IC số dùng công nghệ chế tạo của transistor MOSFET loại tăng, 
kênh N và kênh P . Với transistor kênh N ta có NMOS, transistor kênh P ta có 
PMOS và nếu dùng cả hai loại transistor kênh P & N ta có CMOS. Tính năng 
kỹ thuật của loại NMOS và PMOS có thể nói là giống nhau, trừ nguồn cấp 
điện có chiều ngược với nhau do đó ta chỉ xét loại NMOS và CMOS. 
Các transistor MOS dùng trong IC số cũng chỉ hoạt động ở một trong 2 trạng 
thái: dẫn hoặc ngưng. 
Khi dẫn, tùy theo nồng độ pha của chất bán dẫn mà transistor có nội trở rất 
nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với một khóa đóng. 
Khi ngưng, transistor có nội trở rất lớn (hàng 1010Ω), tương đương với một 
khóa hở.
Cổng cơ bản NMOS
(a), ( b) và (c) là các cổng NOT, NAND và NOR dùng NMOS Bảng sau cho
thấy quan hệ giữa các điện thế của các ngã vào , ra cổng NOT
Đặc tính của họ MOS
Một số tính chất chung của các cổng logic họ MOS (NMOS, PMOS và CMOS) có thể kể ra như sau: 
Nguồn cấp điện : VDD từ 3V đến 15V 
Mức logic: VOL (max) = 0V VOH (min) = VDD
VIL (max) = 30% VDD VIH (min) = 70%VDD
Lề nhiễu : VNH = 30%VDD VNL = 30%VDD 
Với nguồn 5V, lề nhiễu khỏang 1,5V, rất lớn so với họ TTL. 
Thời trễ truyền tương đối lớn, khỏang vài chục ns, do điện dung ký sinh ở ngã vào và tổng trở ra của transistor 
khá lớn. 
Công suất tiêu tán tương đối nhỏ, hàng nW, do dòng qua transistor MOS rất nhỏ. 
Số Fan Out: 50 UL 
Do tổng trở vào của transistor MOS rất lớn nên dòng tải cho các cổng họ MOS rất nhỏ, do đó số Fan Out của họ 
MOS rất lớn, tuy nhiên khi mắc nhiều tầng tải vào một tầng thúc thì điện dung ký sinh tăng lên (gồm nhiều tụ 
mắc song song) ảnh hưởng đến thời gian giao hoán của mạch nên khi dùng ở tần số cao người ta giới hạn số 
Fan Out là 50, nghĩa là một cổng MOS có thể cấp dòng cho 50 cổng tải cùng loạt. 
Như đã nói ở trên, CMOS có cải thiện thời trễ truyền so với loại NMOS và PMOS, tuy nhiên mật độ tích hợp của 
CMOS thì nhỏ hơn hai loại này. Dù sao so với họ TTL thì mật độ tích hợp của họ MOS nói chung lớn hơn rất 
nhiều, do đó họ MOS rất thích hợp để chế tạo dưới dạng LSI và VLSI. 
Các loạt CMOS 
CMOS có hai ký hiệu: 4XXX do hảng RCA chế tạo và 14XXX của hảng
MOTOROLA, có hai loạt 4XXXA (14XXXA) và 4XXXB (14XXXB), loạt B ra đời
sau có cải thiện dòng ra. Ngoài ra còn có các loạt :
 74C : CMOS có cùng sơ đồ chân và chức năng với IC TTL nếu có cùng số. Thí
dụ IC 74C74 là IC gồm 2 FF D tác động bởi cạnh xung đồng hồ giống như IC
7474 của TTL. Hầu hết (nhưng không tất cả) các thông số của loạt 74C giống với
74 TTL nên ta có thể thay thế 2 loại này cho nhau được.
 74HC (High speed CMOS), 74HCT: Đây là loạt cải tiến của 74C, tốc độ giao
hoán có thể so sánh với 74LS, riêng 74HCT thì hoàn toàn tương thích với TTL kể
cả các mức logic. Đây là loạt IC CMOS được dùng rộng rãi.
 74AC và 74ACT (Advance CMOS) cải tiến của 74 HC và HCT về mặt nhiễu
bằng cách sắp xếp lại thứ tự các chân, do đó nó không tương thích với TTL về sơ
đồ chân.
GIAO TIẾP GIỮA CÁC HỌ IC SỐ
Giao tiếp là thực hiện việc kết nối ngã ra của một mạch hay hệ thống 
với ngã vào của mạch hay hệ thống khác. Do tính chất về điện khác 
nhau giữa hai họ TTL và CMOS nên việc giao tiếp giữa chúng trong 
nhiều trường hợp không thể nối trực tiếp được mà phải nhờ một mạch 
trung gian nối giữa tầng thúc và tầng tải sao cho điện thế tín hiệu ra ở 
tầng thúc phù hợp với tín hiệu vào của tầng tải và dòng điện tầng thúc 
phải đủ cấp cho tầng tải.
GIAO TIẾP GIỮA CÁC HỌ IC SỐ
Có thể nói điều kiện để thúc trực tiếp 
Khi dòng điện ra của tầng thúc lớn hơn hoặc bằng dòng điện vào của tầng tải ở cả hai 
trạng thái thấp và cao. 
Khi hiệu thế ngã ra của tầng thúc ở hai trạng thái thấp và cao phù hợp với điện thế 
vào của tầng tải. 
Như vậy, trước khi xét các trường hợp cụ thể ta xem qua bảng kê các thông số của 
hai họ IC 
TTL thúc CMOS 
 TTL thúc CMOS dùng điện thế thấp (VDD = 5V): 
Từ bảng 3.4 dòng điện vào của CMOS có trị rất nhỏ so với dòng ra
của các loạt TTL, vậy về dòng điện không có vấn đề
Tuy nhiên khi so sánh hiệu thế ra của TTL với hiệu thế vào của CMOS ta 
thấy VOH(max) của tất cả các loạt TTL đều khá thấp so với VIH(min) của 
TTL, như vậy phải có biện pháp nâng hiệu thế ra của TTL lên. Điều này 
thực hiện được bằng một điện trở kéo lên mắc ở ngã ra của IC TTL
TTL thúc CMOS 
 TTL thúc 74 HCT: 
Như đã nói trước đây, riêng loạt 74HCT là loạt CMOS được thiết kế
tương thích với TTL nên có thể thực hiện kết nối mà không cần điện trở
kéo lên.
TTL thúc CMOS 
 TTL thúc CMOS dùng nguồn cao (VDD = +10V) 
Ngay cả khi dùng điện trở kéo lên, điện thế ngã ra mức cao của TTL vẫn 
không đủ cấp cho ngã vào CMOS, người ta phải dùng một cổng đệm có 
ngã ra để hở có thể dùng nguồn cao (Thí dụ IC 7407) để thực hiện sự 
giao tiếp
CMOS thúc TTL 
 CMOS thúc TTL ở trạng thái cao:
Bảng 3.4 cho thấy điện thế ra và dòng điện ra mức cao của CMOS đủ
để cấp cho TTL . Vậy không có vấn đề ở trạng thái cao
CMOS thúc TTL 
 CMOS thúc TTL ở trạng thái thấp:
Dòng điện vào ở trạng thái thấp của TTL thay đổi trong khoảng từ 100 
μA đến 2 mA. Hai loạt 74HC và 74HCT có thể nhận dòng 4 mA . Vậy 
hai loạt này có thể giao tiếp với một IC TTL mà không có vấn đề. Tuy 
nhiên, với loạt 4000B, IOL rất nhỏ không đủ để giao tiếp với ngay cả một 
IC TTL, người ta phải dùng một cổng đệm để nâng dòng tải của loạt 
4000B trước khi thúc vài IC 74LS 
CMOS thúc TTL 
 CMOS dùng nguồn cao thúc TTL:
Có một số IC loạt 74LS được chế tạo đặc biệt có thể nhận điện thế ngã 
vào cao khoảng 15V có thể được thúc trực tiếp bởi CMOS dùng nguồn 
cao, tuy nhiên đa số IC TTL không có tính chất này, vậy để có thể giao 
tiếp với CMOS dùng nguồn cao, người ta phải dùng cổng đệm để hạ điện 
thế ra xuống cho phù hợp với IC TTL 
Giao tiếp giữa cổng logic với các thiết bị điện
1 Giao tiếp với công tắc cơ khí
Các công tắc thường sử dụng để đóng mở nguồn cấp tạo trạng 
thái logic cho cổng nhưng do làm dạng tiếp xúc cơ khí nên khi 
đóng mở sẽ sinh ra hiện tượng dội.
Với điện gia dụng như đèn quạt thì hiện tượng dội này không ảnh 
hưởng gì cả vì dội xảy ra rất ngắn chỉ khoảng vài ms, đèn quạt không kịp 
sáng tắt hay quay dừng hoặc nếu có đi thì mắt cũng không thể thấy 
được. Nhưng với các vi mạch điện tử, rất nhạy với những thay đổi rất 
nhỏ và rất nhanh như vậy. Hiện tượng dội nảy sinh là do khi ta đóng 
công tắc thì thật ra là đóng mở nhiều lần rồi mới đóng hẳn hay khi mở 
công tắc thì thực ra cũng là công tắc cũng bị hở và đóng nhiều lần trước 
khi hở hẳn.
1 Giao tiếp với công tắc cơ khí
Mạch kiểm tra hiện tượng dội của công tắc với mạch đếm bố
Ở đây dùng cổng schmitt trigger CMOS để chuyển mạch tín hiệu tạo bởi công tắc. Do khi nhấn công tắc, gây 
ra dội, công tắc chuyển qua lại giữa mass và Vccđưa vào cổng logic, Schmitt trigger rất nhạy khi áp vào lớn 
hơn hay nhỏ hơn áp ngưỡng của nó thì lập tức áp ra sẽ là mức cao hay mức thấp, mức này cung cấp cho 
mạch đếm và mạch hiển thị nếu được nối từ mạch đếm sẽ cho số đếm là số lần dội ở công tắc.
Hiện tượng này chỉ xảy ra vài chục ms nhưng với mạch logic đôi khi cũng là “nguy hiểm” rồi. Để chống dội ta 
có thể sử dụng phần cứng hay phần mềm. Chẳng hạn ở bàn phím máy tính đều là các công tắc cơ khí, 1 
phần mềm trong máy sẽ dò đọc công tắc đó chuyển tiếp trong một khoảng thời gian ngắn khoảng 20ms, 
nếu thực sự công tắc được nhấn thì mức logic mới ấn ổn định sau khoảng thời gian dội ấy và phần mềm 
mới chấp nhận được trạng thái của công tắc. Còn ở đây trình bày cách chống dội bằng tụ và mạch chốt.
Giao tiếp với tải nhỏ 
Tải hiện nay được sử dụng rất phong phú, nó có thể là R hay có tính 
cảm kháng, tải tuyến tính hay phi tuyến, tải ở áp thấp, dòng thấp hay 
là cao, xoay chiều hay một chiều. Các cổng logic được chế tạo ra có 
thể giao tiếp với hầu hết các loại tải nhưng các cổng đều có dòng 
thấp, áp thấp thì chúng thúc tải như thế nào? Tải có ảnh hưởng gì 
trở lại cổng logic không?
Phần này sẽ trình bày một số khả năng của cổng logic khi giao tiếp 
với các loại tải khác nhau :
Led đơn rất hay được sử dụng để hiển thị ở các vi mạch điện tử, áp 
rơi trên nó dưới 2V, dòng qua khoảng vài mA do đó nhiều cổng logic 
loại TTL và CMOS 74HC/HCT có thể thúc trực tiếp led đơn
Tuy nhiên loại CMOS 4000, 14000 thì không thể do dòng vào ra mức 
cao và thấp đều rất nhỏ (dưới 1uA, và dưới 0,5mA) mặc dù chúng có 
thể hoạt động và cho áp lớn hơn loại 2 loại kia
Mạch giao tiếp với led 
R là điện trở giới hạn dòng cho led, cũng tuỳ loại cổng logic được sử dụng mà R 
cũng khác nhau thường chọn dưới 330 ohm (điện áp Vcc =5VDC) tuỳ theo việc 
lựa chọn độ sáng của led.
Ngoài led ra các cổng logic cũng có thể thúc trực tiếp các loại tải nhỏ khác như loa 
gốm áp điện (loa thạch anh) có dòng và áp hoạt động đều nhỏ, đây là loại loa có 
khả năng phát ra tần số cao. 
Mạch thúc cho loa gốm 
Lưu ý là loa gốm là tải có tính cảm kháng, khi cổng chuyển mạch có thể sinh 
dòng cảm ứng điện thế cao gây nguy hiểm cho transistor bên trong cổng vì 
vậy cần 1 diode mắc ngược với loa gốm để bảo vệ cổng.
Giao tiếp với tải lớn 
Do không đủ dòng áp để cổng logic thúc cho tải, mặt khác những 
thay đổi ở tải như khi ngắt dẫn độ ngột, khi khởi động đều có 
thể gây ra áp lớn, dòng lớn đổ về vượt quá sức chịu đựng của tải 
nên cần có các phần trung gian giao tiếp, nó có thể là transistor, 
thyristor, triac hay opto coupler tuy theo mạch.
Tải cần dòng lớn:
Do dòng lớn vượt quá khả năng của cổng 
nên có thể dùng thêm transistor khuếch 
đại lên, khi tác động mức thấp dùng 
transistor pnp còn khi tác động mức cao 
nên dùng transistor loại npn
Tải cần áp lớn
Khác với trường hợp tải cần dòng lớn, không thể dùng transistor làm 
tầng đệm vì cất cổng logic cấu tạo bởi các transistor bên trong rất nhạy, 
áp ngược chịu đựng của chúng không lớn lắm nên với áp tải lớn có thể 
làm chết chúng thậm chí làm chết luôn cả transistor đệm ở bên ngoài. 
Giải pháp trong trường hợp này là phải dùng thêm 1 transistor khác làm 
nhiệm vụ cách li áp cao từ tải với cổng logic, cũng có thể dùng cổng đệm 
thúc chịu áp cao như 7407
Ở hình trên transistor cách li điện thế Q1 hoạt động ở cùng điện thế như 
mạch TTL còn transistor thúc Q2 hoạt động ở điện áp theo yêu cầu của tải. Ở 
mức thấp Q1 dẫn để dòng vào Q2 làm nó dẫn và động cơ sẽ chạy. Trong 
mạch R1, R3 phân cực cho Q1, Q3 và quyết định dòng ra tải, còn R2, R4 
dùng để giảm dòng rỉ, diode D để bảo vệ transistor Q2 không bị quá dV/dt... 
Còn với cổng CMOS tác động mức thấp và cả mức cao khi thúc tải thì cũng 
tương tự. Transistor darlington được thay thế (như hình 1.86) nếu thấy cần 
phải dòng lớn cho tải.
Riêng với cổng TTL tác động mức cao thì có thể không cần transistor cách li 
cũng được nếu đủ dòng cho tải (do phân cực nghịch tiếp giáp BC). Tuy nhiên 
phải lưu ý rằng điện áp phân cực nghịch không được vượt quá giới hạn điện 
áp chịu đựng của mối nối BE (thông thường khoảng 60VDC).
Tải hoạt động ở áp xoay chiều
Áp xoay chiều ở đây là áp lưới 220V/50Hz hay dùng, với giá trị 
lớn như vậy nên cần cách li cổng logic với tải, một số linh kiện 
hay dùng để cách li là thyristor, triac, rờ le, ghép nối quang (opto 
coupler). Ở đây trình bày cách dùng thyristor và opto coupler. 
Cách dùng rờ le cũng giống như ở phần trước, với hai đầu cuộn 
dây rờ le ở bên transistor thúc còn chuyển mạch nằm bên tải.
Dùng triac:
Transistor dùng đệm đủ dòng cho triac, các điện trở phân cực và 
mắc thêm để giảm dòng rỉ tính toán giống như trước. Triac được 
dùng cần quan tâm đến dòng thuận tối đa và điện áp nghịch đỉnh 
luôn nằm dưới giá trị định mức
Dùng kết nối quang:
Cách này cách li hoàn toàn giữa mạch áp thấp và áp cao nhờ 1 
opto couple như hình vẽ. Cổng logic tác động ở mức thấp làm 
opto dẫn kéo theo SCR được kích để mở tải. Áp 20VDC nuôi opto 
được chỉnh lưu từ nguồn xoay chiều, và ổn áp bởi diode zener. 
Mạch tác động mức cao cũng tương tự.
THE END